2.4. КООРДИНАЦІЙНИЙ ПРОЦЕСОР

2.4.1. Особливості координаційних процесорів EWSD

Особливістю цифрової електронної комутаційної системи EWSD є її чітка, функціонально-орієнтована структурна організація. В зв'язку з тим, що апаратне і програмне забезпечення системи модульного типу, в EWSD знаходиться велика кількість блоків, що працюють автономно. Всі ці блоки мають свої власні мікропроцесори: наприклад, у зоні доступу є управляючий пристрій для цифрових абонентських комплектів (DLU) і групових процесорів (GP).

Оскільки функції розподіляються між декількома управляючими пристроями мікропроцесорів, то виникає потреба використання загального процесора для виконання координаційних задач. У кожній телефонній станції EWSD такі задачі виконуються так названим координаційним процесором.

У коло обов'язків цього процесора входять: задача по опрацюванню викликів, задача по експлуатації і техобслуговуванню, задача по забезпеченню надійності (захисти).

охоплюють увесь діапазон застосувань EWSD. CP112 має продуктивність опрацювання викликів 60000 ВНСА і використовується в телефонних станціях середньої і малої ємності, а також у сільських станціях.

Координаційний процесор 113 (СР 113) був розроблений для виконання координаційних задач у середніх і великих телефонних станціях і відповідає усім вимогам по функціональній надійності і робочим характеристикам. Всі типи координаційного процесора мають стандартний інтерфейс для периферії опрацювання викликів.

Мультипроцесорна система координаційного процесора 113 може бути легко пристосована до телефонних станцій різних розмірів. Вона включає такі основні системні блоки ( Мал. 25):

• основні процесори (ВАР), що складаються з:

• шина для загального ЗП (CMY), дубльована;

• процесори вводу/виводу (ІОР) для периферії опрацювання викликів і

• робочої периферії.

• Буфер повідомлень (MB) для координації внутрішнього трафіка повідомлень між координаційним процесором, комутаційним полем, лінійними групами і управління мережею сигналізації по загальному каналу на телефонній станції;

• центральний генератор тактових і синхронізуючих імпульсів (CCG) для синхронізації станції і, при необхідності, мережі. Це генератор виняткової стабільності (10 ^-9);

• панель системи (SYР) для візуального контролю внутрішньосистемних аварійних сигналів і навантаження координаційного процесора. У такий спосіб вона забезпечує безупинний огляд стана системи. Дана панель показує також зовнішні аварійні сигнали, такі як, наприклад, пожежа і відмова системи кондиціонування повітря;

• Кінцевого пристрою вводу/виводу для експлуатації і технічного обслуговування.

• Зовнішнього ЗП (ЕМ), наприклад, для: програм і даних, що не обов'язково повинні бути резидентними в координаційному процесорі; збереження всіх резидентних програм і даних, призначених для автоматичного відновлення; даних по визначенню вартості розмов і виміру навантаження.

Задачі по управлінню, що виконуються в цифровій системі EWSD, розподіляються між координаційним процесором телефонної станції та автономними блоками в системній периферії.

Периферійні автономні блоки в системі виконують функції управління викликами, що можуть бути призначені окремим лініям або групі ліній..

Координаційний процесор виконує такі загальні задачі:

ВАРМ виконує експлуатаційні задачі і частину функцій опрацювання викликів. BAPS виконує тільки функції опрацювання викликів. Основні процесори працюють за принципом розподілу задач і навантаження. Якщо один із них відмовляє, то усі функції опрацьовуються іншим процесором, тобто тим самим забезпечується необхідна продуктивність по опрацюванню викликів.

Процесори опрацювання викликів (CAP) виконують тільки функції по опрацюванню викликів. Вони працюють за принципом розподілу навантаження.

Концепція двохрівневої пам'яті СР113 значною мірою сприяє його високій продуктивності по опрацюванню викликів. Короткий час доступу досягається завдяки розподілу даних і програм між запам'ятовуючими, що є специфічними для окремих процесорів, і одним загальним запам'ятовуючим пристроєм. Ці ЗП є локальними запам'ятовуючими пристроями (LMY). Загальний запам'ятовуючий пристрій (CMY) використовується для запам'ятовування рідко використовуваних програм і даних, а також усіх загальних даних. Таким чином обмін даними між процесорами здійснюється через загальний запам'ятовуючий пристрій.

Управляючі пристрої вводу/виводу (ІОС) забезпечують інтерфейси між шиною загального ЗП і процесорами вводу/виводу. Вони служать для розширення інтерфейсів, виконують функції необхідного перетворення адреси і поточного контролю за доступом, а також для розподілу центральної і периферійної областей.

Система шин для управляючого пристрою вводу/виводу (У:ІОС) підключена до кожного ІОС. Ця система зв'язує управляючі пристрої вводу/виводу з максимально 16 процесорами вводу/виводу (ІОР), які управляють обміном даних і підключають до них обладнання опрацювання викликів, операційне устаткуванням і устаткуванням опрацювання даних.

Основні процесори (ВАР) та процесори опрацювання викликів (САР) до управляючого пристрою вводу/виводу (ІОС) сконструйовані з однакових апаратних компонентів, тому вони і описуються разом. ЮС має також інтерфейс для системи шин, за допомогою якої процесори вводу/виводу підключені до ION ( Мал. 26 ).

Основний процесор ВАР складається з дубльованого пристрою опрацювання даних (PU), зв'язаного логічного блока (CL), локального запам'ятовуючого пристрою (LMY) і загального інтерфейсу (СІ )

Пристрій опрацювання даних (PU) є дубльованим і включає такі компоненти апаратного забезпечення:

Дублювання дозволяє швидко виявляти несправності і опрацьовувати їх, запобігаючи тим самим поширення їхнього впливу. Один із PU є головним. При циклах запису дані завжди передаються від головного PU; при циклах зчитування дані приймаються обома PU.

Локальний запам'ятовуючий пристрій (LMY) включає усі динамічно важливі програми і дані, передбачаючи, що вони не будуть знаходитися в CMY для інших цілей. Доступ у LMY має тільки його власний процесор.

Процесор з'єднується з обома шинами CMY за допомогою інтерфейсів, що є загальними для обох PU (СІ).

Локальна шина з'єднує функціональні пристрї процесора. Вона (шина) складається з 32 ліній передачі даних і 32 ліній адрес і управління, а також дозволяє виконувати адресацію 4 гігабайт. Цикли зчитування складають 4 байта. Цикли запису можуть складати від 1 до 4 байт. Доступ до визначеної частини пам'яті в циклі виконується блоком нагляду за доступом (АС).

Шина загального запам'ятовуючого пристрою.

Шина загального ЗП (Y:CMY) зв'язує між собою і з дубльованим загальним ЗУ максимально 16 процесорів, включаючи управляючі пристрої вводу/виводу. Резервування B:CMY забезпечує захист (цілість) даних. Дві шини B:CMY працюють паралельно й опрацьовують однакову інформацію. У виняткових випадках дві шини У:СМY можуть працювати по-різному. Шина B:CMY складається із таких функціональних блоків:

Завдяки такій модульній структурі шина B:CMY може бути пристосована до будь-якого ступеня продуктивності координаційного процесора СР 113.

Шина B:CMY дозволяє адресувати 4 Гігабайта із шириною переданих даних - 4 байта. Цикли зчитування містять 4 байта, а цикли запису можуть містити від 1 до 4 байтів. У ширину передачі входять сигнали управління, 32 інформаційних біта з 7 бітами для коду виправлення помилки, і 32 біта для адрес з 3 бітами парності.

Шина У:БМУ має ще дві особливості, що підвищували ефективність її використання:

Шина У:СМ¥ працює з використанням системи мультиплексної передачі з часовим поділом із чотирма часовими інтервалами, у яких може бути здійснена передача інформації. Чотири часових інтервали безупинно призначаються чотирьом банкам пам'яті. Так як довжина часових інтервалів відповідає чверті часу циклу пам'яті, то всі чотири банки пам'яті можуть бути адресовані протягом одного циклу часових інтервалів .

Міжпроцесорна комунікація (ІРС) також може бути оброблена через шину B:CMY. Цикли міжпроцесорної комунікації не виконуються з використанням системи мультиплексної передачі з часовим поділом, так що виконання циклу пам'яті неможливо під час циклу міжпроцесорної комунікації. Тактова частота на шині В :CMY складає 8 МГц. Якщо вибірка з

загального ЗП рівномірно розподіляється між усіма чотирма банками пам'яті, і якщо не брати до уваги втрати через цикли міжпроцесорної комунікації, сигналів блокування і команд забезпечення надійності (захист), то максимальна швидкість передачі по шині B:CMY буде такою:

Різні типи процесорів вводу/виводу зв'язують координаційний процесор СР113 з іншими складовими частинами системи на телефонній станції, з зовнішніми пристроями пам'яті великої ємності, терміналами ОМТ, із центром експлуатації і техобслуговування (ОМС по лініях передачі даних) і обчислювальними центрами (по лініях передачі даних).

• процесор вводу/виводу для буфера повідомлень CCNP,CCG,SYPC (ІОР: MB)

• процесор вводу/виводу для накопичувача на магнітному диску (IOP:MDD)

• процесор вводу/виводу для накопичувача на магнітній стрічці (ІОР :MTD)

Процесори вводу/виводу включають такі ж мікропроцесори, що і інші процесори СР113. Процесори вводу/виводу ініціалізуються за допомогою ВАРМ. Програма управління ІОР:МВ завантажується з загального запам'ятовуючого пристрою. Для всіх інших процесорів вводу/виводу програми управління зберігаються в програмуємих постійних запам'ятовуючих пристроях. ВАРМ пропускає команди до процесорів вводу/виводу, що потім автономно опрацьовуються і виконуються ними.

З метою об'єднання елементів у функціональні блоки (вузли), розміщення їх у корпусах і виконання електричних з'єднань, в EWSD використовується система компонування SIP AC фірми Сіменс. Ця система компонування надзвичайно придатна для складання електронного устаткування . Її основною рисою є багатоконтактний непрямий з'єднувач, у якому рейки з пружніми контактами знаходяться на модулі, а ножеві контакти - на з'єднальній платі. Через свою компактну конструкцію всі стативи мають радіатори. Повітряні циркулятори, змонтовані в стативах, забирають повітря через щілини в дверцятах стативу або фальшпідлоги й обдувають їм модулі.