В общем случае функционирование ПК n x m можно описать системой:

F: Y (z)=V X (z)S (z

Данная система м.б. реализована на базе любых избирательных схем типа n´ 1 по адресу S . Примером такой схемы является мультиплексор.

Для коммутации z-го ВИ необходимо на адресный вход подавать адрес входящей ЦЛ (для мультиплексора) или исходящей ЦЛ (для демультиплексора) каждые 125 мкс в z-ый ВИ на длительность _ви.

В качестве примера рассмотрим построение ПК nxm ЦЛ, каждая из которых содержит L ВИ, на базе мультиплексоров. Для построения такого коммутатора потребуется m мультиплексоров. При этом номер мультиплексора будет поставлен в однозначное соответствие № исходящей ЦЛ. Число входов в каждый мультиплексор будет равно числу входящих ЦЛ. При этом также их имена поставлены в однозначное соответствие. Для того, чтобы разгрузить СУ от задач поддержания точки коммутации в фиксированном состоянии для каждого из мультиплексоров, устанавливаем ЗУ управления (ЗУУ). Каждое ЗУУ содержит L ячеек по числу временных интервалов ЦЛ, и их номера поставлены в однозначное соответствие. Учитывая, что в каждой из ячеек хранится адрес входящей ЦЛ, их разрядность определяется числом входящих ЦЛ плюс дополнительный разряд разрешения на срабатывание мультиплексора, что необходимо для введения различия машинного ноля от номера нулевой ЦЛ. Задачей СУ данным коммутатором будет являться изменение содержимого ЗУ. Поддержание точек коммутации в фиксированном состоянии будет осуществляться за счёт внутренней системы тактирования, для чего устанавливается счётчик ВИ, который и будет формировать адреса ячеек ЗУ циклически непрерывно. Разрядность счётчика ВИ определяется числом интервалов ЦЛ (числом ячеек ЗУ).